Description
Il peut servir à compenser les artefacts statiques et dynamiques. Pour les artefacts statiques, la même correction est appliquée à toutes les trames. Il peut notamment servir à corriger des aberrations géométriques, à effectuer une rectification d’image ou à harmoniser plusieurs capteurs de façon spatiale. Ces gauchissements d’image de forme libre représentent des étapes de prétraitement typiques de nombreux algorithmes de vision par ordinateur de haut niveau, comme la reconstruction stéréo, la métrologie ou la fusion multicapteur.
Pour les artefacts dynamiques, l’IP peut notamment être utilisé comme étape finale de certains systèmes de compensation de mouvement (stabilisation vidéo). Dans ce cas, chacune des trames de sortie est générée depuis son propre jeu de coefficients de gauchissement, d'où la correction dynamique.
Une combinaison de gauchissement statique et dynamique peut également être réalisée (par exemple : la rectification d’image et la compensation de mouvement simultanées).
Le bloc est complètement matériel (c’est-à-dire, sans unité centrale de traitement [UC]), entièrement en pipeline (un nouveau pixel à chaque cycle d’horloge), comporte un temps de latence très faible et ne nécessite aucune mémoire externe.
Caractéristiques
- Principalement destiné à la vidéo 1080p60.
- Taille de trame arbitraire et plage de gauchissement uniquement limitées par les ressources FPGA/SoC disponibles et la fréquence d’horloge nécessaire.
- Prise en charge du gauchissement arbitraire statique et dynamique de forme libre du flux vidéo d’entrée.
- Entièrement en pipeline. Prêt pour un nouveau pixel d’entrée à chaque cycle d’horloge.
- Faible latence (c’est-à-dire, une fraction d’une image) presque exclusivement en fonction de la plage de gauchissement et du format d’image précisés.
- Traitement sans UC (l’UC n’est utilisée que pour la gestion interne)
Aucune mémoire externe requise.
Support offert par INO à l'adresse IPSupport@ino.ca
Remarques :
- Pour obtenir une liste complète des appareils et des configurations pris en charge, consultez le catalogue Vivado IP et les fiches techniques FPGA associées.
- Le bloc de PI est offert en IP-XACT et comprend des exemples de projets matériels et logiciels à des fins de démonstration.
- Le banc d’essai de simulation n’est pas fourni.
